Empilhamento vertical de chips 3D pode prolongar a Lei de Moore

Nos últimos anos, o desempenho dos microchips tem esbarrado cada vez mais nos limites físicos do espaço disponível dentro dos circuitos integrados.

Agora, um grupo de investigadores acredita ter encontrado uma alternativa: em vez de continuar a encolher e a comprimir tudo no mesmo plano, a ideia é começar a construir para cima.

Esta inovação pode ajudar a prolongar - ou até a ultrapassar - a hipótese da Lei de Moore, proposta na década de 1960 por Gordon Moore, então presidente da Intel.

De acordo com essa ideia, graças aos avanços tecnológicos, o número de transístores num chip deveria duplicar a cada dois anos, mantendo o mesmo custo.

Em regra, mais transístores significam maior capacidade de processamento. O problema é que os fabricantes de componentes estão a ficar sem margem: falta espaço e também faltam novas formas de tornar os transístores ainda mais pequenos.

Lei de Moore e o problema de “ficar sem espaço” nos chips

O novo trabalho descreve uma forma de empilhar chips verticalmente, recorrendo ao mesmo silício usado na tecnologia atual e alcançando um desempenho muito próximo do que se obtém hoje.

A equipa responsável pelo avanço, da Universidade de Illinois em Urbana-Champaign, nos EUA, defende que esta abordagem pode aumentar a densidade computacional e a velocidade, ao mesmo tempo que reduz a necessidade de energia, graças a maior eficiência e a ligações mais curtas entre componentes.

“Hoje, são necessários seis dispositivos microeletrónicos chamados transístores num único plano para armazenar um bit de informação”, diz a cientista de materiais Qing Cao.

“Com a integração vertical, pode distribuí-los por várias camadas. É como substituir um subúrbio espalhado por arranha-céus: obtém a mesma funcionalidade, mas com uma pegada espacial menor e com comunicação entre camadas mais rápida e eficiente.”

Chips 3D e integração monolítica: construir em altura

A tecnologia de empilhamento de chips já tinha sido explorada, mas havia um obstáculo dominante: o calor.

Os processos necessários para fabricar chips exigem temperaturas muito elevadas, na ordem dos 1.000 °C (1.832 °F). Ou seja, ao tentar criar uma segunda camada por cima, corre-se o risco de, na prática, “fritar” a primeira.

É possível fabricar as camadas separadamente e ligá-las mais tarde, ou então usar materiais mais resistentes ao calor. No entanto, isso costuma trazer um custo significativo em potência de processamento.

Os chips resultantes não atingem o mesmo desempenho, a mesma densidade por camada, nem o mesmo nível de integração eletrónica das versões de “integração monolítica” descritas neste estudo.

“A integração monolítica é o que desbloqueia toda a promessa dos chips 3D”, afirma Cao.

“Pela primeira vez, cumprimos o orçamento térmico da integração monolítica 3D usando silício monocristalino padrão e entregámos um desempenho sem precedentes.”

Como a equipa contornou o calor: transístores sem junção e nanomembranas de silício

Para ultrapassar a barreira térmica, os investigadores combinaram várias estratégias. Uma delas foi o uso de transístores que descrevem como “sem junção”, o que, na prática, passa por ajustar a composição química das camadas do circuito para que a engenharia que requer altas temperaturas seja realizada antes - isto é, antes do empilhamento.

Além disso, em vez das bolachas (wafers) tradicionais, recorreram a nanomembranas de silício ultrafinas e flexíveis para formar as camadas. A aplicação dessas camadas aproxima-se mais de um processo de “enrolar” do que de “empilhar”, e pode ser feita a temperaturas inferiores a 200 °C (392 °F).

“Estas membranas são mecanicamente flexíveis para se conformarem à superfície subjacente”, diz Cao.

“Esta conformidade ajuda a evitar defeitos na interface, como vazios, que são comuns quando se tenta forçar duas bolachas rígidas a unirem-se através de ligação por bolacha.”

Resultados, escalabilidade e desafios até à fábrica

Para além de usar o mesmo silício monocristalino dos chips atuais, o processo também conduz a rendimentos elevados (ou seja, são produzidos muito poucos chips inutilizáveis). A equipa mostra-se confiante de que a abordagem pode ser estendida para escalas comercialmente viáveis.

Nos testes realizados, os investigadores chegaram a três camadas, incluindo circuitos lógicos funcionais e células de memória operacionais. Isso basta para demonstrar que o conceito funciona, embora o número de camadas possa aumentar no futuro.

Ainda assim, existem obstáculos antes de esta tecnologia passar do laboratório para uma unidade de fabrico de semicondutores.

Neste momento, são necessárias tensões acima do normal para alimentar os chips, um ponto que terá de ser melhorado. Em teoria, os empilhamentos verticais deveriam tornar os chips mais eficientes do ponto de vista energético.

Mesmo com os avanços contínuos na computação quântica, a computação clássica - e os chips clássicos - continuará a ser essencial para impulsionar o progresso tecnológico e para tentar concretizar as previsões avançadas por Gordon Moore nos anos 60.

“Pode continuar a empilhar camadas para além das três que demonstrámos, e o processo produzirá transístores de alto desempenho com elevado rendimento e baixa variabilidade”, diz Cao.

“Temos agora uma base sólida para transferir esta tecnologia e demonstrar a sua promessa imediata numa fundição industrial de semicondutores.”

A investigação foi publicada na Nature.